SPICE

機械学習を用いたデバイスモデルの開発と、回路シミュレータSmartSpiceへの実装

2022年12月21日 | 13:00-13:40 JST 本ウェビナーでは、実測や数値シミュレーションで得られたデータを起点に、適切な入出力応答を示すデバイスモデルを構築する手法をご紹介します。

続きを読む機械学習を用いたデバイスモデルの開発と、回路シミュレータSmartSpiceへの実装

Learn How Silvaco Flow Helps Designing and Simulating Pixel Arrays in Flat Panel Displays and Detectors

2022年7月1日 | 2:00-2:30 JST 本ウェビナーでは、ディスプレイおよびディテクタの大手企業が、シルバコのツールの機能を活用して、回路図およびレイアウトの編集、最新の TFT技術で必要となる非常に正確なフィールド・ソルバ・ベースの寄生抽出、寄生RC素子のネットリストへのバックアノテーション、大規模なピクセル・アレイの高速かつ正確なSPICEシミュレーションを実現している事例をご紹介します。

続きを読むLearn How Silvaco Flow Helps Designing and Simulating Pixel Arrays in Flat Panel Displays and Detectors

高速データ転送に欠かせない、SmartSpice シグナル・インテグリティ(SI)機能の紹介

2022年6月28日 | 13:00-13:30 JST 本ウェビナーでは、SmartSpiceのシグナル・インテグリティ機能について紹介し、SPICEベースのシミュレーションでSIの問題を特定するためのいくつかの例を示します。

続きを読む高速データ転送に欠かせない、SmartSpice シグナル・インテグリティ(SI)機能の紹介

Learn How to Improve TFT-Based Flat Panel Designs with the Unique SmartSpice 4-Terminal TFT Model

2022年4月29日 | 2:00-2:30 JST 本ウェビナーでは、SmartSpiceの4端子TFTコンパクト・モデルについて説明します。市場でもユニークなこのコンパクトモデルの特徴と、モデリングチームと設計チームの双方にもたらす自由度の一部をご紹介します。

続きを読むLearn How to Improve TFT-Based Flat Panel Designs with the Unique SmartSpice 4-Terminal TFT Model

Hipex-FSによる大規模レイアウトの3次元ベース寄生素子抽出

2022年3月30日 | 13:00-13:30 JST 本ウェビナーではHipex-FSの概要をご紹介し、領域分割の有無によって抽出される寄生容量への影響を調査し、領域分割の有効性を評価します。

続きを読むHipex-FSによる大規模レイアウトの3次元ベース寄生素子抽出